隨著半導(dǎo)體技術(shù)與數(shù)字集成電路(微處理器、存貯器以及標(biāo)準(zhǔn)邏輯門電路等)技術(shù)的迅速發(fā)展,特別是隨著計算機技術(shù)的發(fā)展,在工業(yè)生產(chǎn)和科學(xué)技術(shù)研究的各行各業(yè)中,人們利用PC機的強大處理功能代替?zhèn)鹘y(tǒng)儀器的某些部件,開發(fā)出各種測量儀器(虛擬儀器),傳統(tǒng)儀器的數(shù)字邏輯部分多是采用分立集成電路(IC)組成,分立IC愈多,給系統(tǒng)的電路設(shè)計、調(diào)試及維護(hù)帶來諸多不便。而隨著EDA技術(shù)的飛速發(fā)展,大規(guī)模可編程邏輯芯片CPLD / FPGA應(yīng)運而生。這類芯片可以替代幾十甚至上百塊通用IC芯片,而且,因其可用硬件描述語言進(jìn)行芯片設(shè)計、支持在線編程和在系統(tǒng)編程等優(yōu)點而備受青睞。本課題主要是用FPGA實現(xiàn)一個驗證平臺。用于SOC及IPCore的驗證。用FPGA系統(tǒng)驗證板實現(xiàn)在實際硬件環(huán)境中的驗證可以彌補ASIC 設(shè)計流程中仿真的不足, 通過該驗證也可以加快ASIC設(shè)計且降低由于邏輯問題所造成ASIC 開發(fā)中的成本損耗。本文首先介紹了EDA技術(shù)的發(fā)展,然后介紹了FPGA,SOC,和IPCore的一些基本概念,分析了FPGA在現(xiàn)代集成電路設(shè)計領(lǐng)域的一些應(yīng)用。最后,具體設(shè)計了一塊用設(shè)計驗證的開發(fā)板,并討論了其設(shè)計結(jié)構(gòu),流程及驗證方法。
標(biāo)簽:
IPCore
FPGA
SOC
上傳時間:
2013-05-16
上傳用戶:bakdesec